首先，要看芯片面積與封裝面積之比，這個(gè)比值越接近1越好。當(dāng)然這個(gè)比值永遠(yuǎn)也不可能等于1，那應(yīng)該稱作“裸晶”。例如采用40根引腳的塑封雙列直插式封裝(PDIP)的CPU為例，其芯片面積/封裝面積=3×3/15.24×50=1:86離1相差很遠(yuǎn)。不難看出，這種封裝尺寸遠(yuǎn)比芯片大，說(shuō)明封裝效率很低，占去了很多有效安裝面積。
　　接著要看引腳的設(shè)計(jì)。理論上來(lái)說(shuō)引腳要盡量的短，以減少信號(hào)延遲；引腳間的距離要盡量遠(yuǎn)，以保證互不干擾。但是隨著晶體管集成的數(shù)量越來(lái)越龐大，單一芯片中附加的功能越來(lái)越多。引腳的數(shù)目正在與日俱增，其間距也越來(lái)越小。引腳的數(shù)量從幾十根，逐漸增加到幾百根，今后5年內(nèi)可能達(dá)2千根?；谏岬囊?，封裝越薄越好。隨著芯片集成度的提高，芯片的發(fā)熱量也越來(lái)越大。除了采用更為精細(xì)的芯片制造工藝以外，封裝設(shè)計(jì)的優(yōu)劣也是至關(guān)重要的因素。設(shè)計(jì)出色的封裝形式可以大大的增加芯片的各項(xiàng)電器性能。如比較小的阻抗值、較強(qiáng)的抗干擾能力、較小的信號(hào)失真等等。芯片的封裝技術(shù)經(jīng)歷了好幾代的變遷，從DIP、QFP、PGA、BGA到CSP再到MCM。技術(shù)指標(biāo)和電器性能一代比一代先進(jìn)。