精品影片在线观看的网站,国产V亚洲V天堂无码久久久,男女性色大片免费网站,成人免费ā片在线观看

當前位置:龍邦科技PCB抄板公司 >> 技術(shù)資料 >> 信號完整性(signal integrity)設(shè)計

信號完整性(signal integrity)設(shè)計

  
  1、串擾(cr0sstalk)
  串擾是相鄰兩條信號線之間的不必要的耦合,信號線之間的互感和互容引起線上的噪聲.因此也就把它分為感性串擾和容性串擾,分別引發(fā)耦合電流和耦合電壓.當信號的邊緣速率低于lns時,串擾問題就應(yīng)該考慮了。如果信號線上有交變的信號電流通過時,會產(chǎn)生交變的磁場,處于磁場中的相鄰的信號線會感應(yīng)出信號電壓。一般PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及信號線的端接方式對串擾都有一定的影響。在Cadence的信號仿真工具中可以同時對6條耦合信號線進行串擾后仿真,可以設(shè)置的掃描參數(shù)有:PCB的介電常數(shù),介質(zhì)的厚度,沉銅厚度,信號線長度和寬度,信號線的間距.仿真時還必須指定一個受侵害的信號線,也就是考察另外的信號線對本條線路的干擾情況,激勵設(shè)置為常高或是常低,這樣就可以測到其他信號線對本條信號線的感應(yīng)電壓的總和,從而可以得到滿足要求的最小間距和最大并行長度.
  2、反射(reflection)
  反射和我們所知道的光經(jīng)過不連續(xù)的介質(zhì)時都會有部分能量反射回來一樣,就是信號在傳輸線上的回波,此時信號功率沒有全部傳輸?shù)截撦d處,有一部分被反射回來了。在高速的PCB中導(dǎo)線必須等效為傳輸線,按照傳輸線理論,如果源端與負載端具有相同的阻抗,反射就不會發(fā)生了,二者阻抗不匹配會引起反射,負載會將一部分電壓反射回源端。根據(jù)負載阻抗和源阻抗的關(guān)系大小不同,反射電壓可能為正,也可能為負。如果反射信號很強,疊加在原信號上,很可能改變邏輯狀態(tài),導(dǎo)致接收數(shù)據(jù)錯誤。如果在時鐘信號上可能引起時鐘沿不單調(diào),進而引起誤觸發(fā),一般布線的幾何形狀、不正確的線端接、經(jīng)過連接器的傳輸及電源平面的不連續(xù)等因素均會導(dǎo)致此類反射。另外常有一個輸出多個接收,這時不同的布線策略產(chǎn)生的反射對每個接收端的影響也不相同,所以布線策略也是影響反射的一個不可忽視的因素。
  3、過沖(overshoot)和下沖(undershoot)
  過沖是由于電路切換速度過快以及上面提到的反射所引起的信號跳變,也就是信號第一個峰值超過了峰值或谷值的設(shè)定電壓,下沖是指下一個谷值或峰值。過分的過沖能夠引起保護二極管工作,導(dǎo)致過早地失效,嚴重的還會損壞器件。過分的下沖能夠引起假的時鐘或數(shù)據(jù)錯誤,它們可以通過增加適當端接予以減少或消除。
  4、振蕩(ringing)和環(huán)繞振蕩(r0unding)
  振蕩的現(xiàn)象是反復(fù)出現(xiàn)過沖和下沖,信號的振蕩和環(huán)繞振蕩由線上過度的電感和電容引起的接收端與傳輸線和源端的阻抗不匹配而產(chǎn)生的,通常發(fā)生在邏輯電平門限附近,多次跨越邏輯電平門限會導(dǎo)致邏輯功能紊亂。振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的,振蕩可以通過適當?shù)亩私踊蚴歉淖?a href="http://pelquvv.cn/product/">PCB參數(shù)予以減小,但是不可能完全消除。
  在Cadence的信號仿真軟件中,將以上的信號完整性問題都放在反射參數(shù)中去度量,在接收和驅(qū)動器件的IBIS模型庫中,我們只需要設(shè)置不同的傳輸線阻抗參數(shù)、電阻值、信號傳輸速率以及選擇微帶線還是帶狀線,就可以通過仿真工具直接計算出信號的波形以及相應(yīng)的數(shù)據(jù),這樣就可以找出匹配的傳輸線阻抗值、電阻值、信號傳輸速率,在對應(yīng)的PCB軟件Allegro中,就可以根據(jù)相對應(yīng)的傳輸線阻抗值和信號傳輸速率得到各層中相對應(yīng)信號線的寬度(需提前設(shè)好疊層的順序和各參數(shù))。選擇電阻匹配的方式也有多種,包括源端端接和并行端接等,根據(jù)不同的電路選擇不同的方式。在布線策略上也可以選擇不同的方式,菊花型、星型、自定義型,每種方式都有其優(yōu)缺點,可以根據(jù)不同的電路仿真結(jié)果來確定具體的選擇方式.
  5、信號延遲(delay)
  電路中只能按照規(guī)定的時序接收數(shù)據(jù),過長的信號延遲可能導(dǎo)致時序和功能的混亂,在低速的系統(tǒng)中不會有問題,但是信號邊緣速率加快,時鐘速率提高,信號在器件之間的傳輸時間以及同步時間就會縮短.驅(qū)動過載、走線過長都會引起延時.必須在越來越短的時間預(yù)算中要滿足所有門延時,包括建立時間,保持時間,線延遲和偏斜. 由于傳輸線上的等效電容和電感都會對信號的數(shù)字切換產(chǎn)生延遲,加上反射引起的振蕩回繞,使得數(shù)據(jù)信號不能滿足接收端器件正確接收所需要的時間,從而導(dǎo)致接收錯誤.在Cadence的信號仿真軟件中,將信號的延遲也放在反射的子參數(shù)中度量,有Settledelay、Switchdelay、Propdelay,其中前兩個與IBIS模型庫中的測試負載有關(guān),這兩個參數(shù)可以通過驅(qū)動器件和接收器件的用戶手冊參數(shù)得到,可以將它們與仿真后的Settledelay、Switchdelay加以比較,如果在Slow模式下得到的Switchdelay都小于計算得到的值,并且在Fast的模式下得到的Switchdelay的值都大于計算得到的值,就可以得出我們真正需要的兩個器件之間的時延范圍Propdelay。在具體器件布放的時候,如果器件的位置不合適,在對應(yīng)的時延表中那部分會顯示紅色,當把其位置調(diào)整合適后將會變成藍色,表示信號在器件之間的延時已經(jīng)滿足Propdelay規(guī)定的范圍了。